# 「システムLSI検証」考

**第1回　アサーションや機能カバレッジに関する誤解**　　渋谷康洋

SystemVerilogや SystemC，PSL（ Property Specification Language），アサーション，機能カバレッジ，ランダム・テスト生成など，ここ最近の検証に関する“ イメージ先行 ”の流れにとまどいを覚えるきょうこのごろ．EDAツールに関する話題なので，セールス・トークでにぎわう時期が時折出てくるのは避けられないことなのかもしれません．しかし，EDAベンダが発信する情報を聞いても，設計者が抱える実際の課題への指針がつかみにくいのも事実です．

「私はまた，EDAベンダにだまされているのでしょうか？」．いえいえ，たぶんそんなつもりはなくて，ただメッセージ性の強い部分ばかりが伝わったからだと思います．それが，マーケティングの威力なのです．

それはさておき，ここではこれらの中から「機能検証」に関係する部分，すなわちアサーションや機能カバレッジに注目し，それらに対するユーザの期待と現実のギャップについて考えてみたいと思います．

## ●「アサーションは短期間で導入できる」という誤解

まず，検証対象回路の信号のふるまいを定義するアサーションについて考えてみましょう．アサーションに対して，みなさんはどのような印象をお持ちでしょう？

「HDLと親和性の高い言語であれば導入にかかる期間は短く，設計技術者にとって扱いやすい」．このように感じていらっしゃる方がいたら，ちょっとご用心．あなたはアサーションのどこに魅力を感じたのでしょうか？「SystemVerilogやPSLのVerilogフレーバなら，私でも簡単に書けそう」といったところですか？書けると思います．ご心配なく．

ただし，アサーションによって何が加速され，何が解決されるのかを把握しておくことは大事です．ここでは，検証対象回路のインターフェース部における信号のふるまい（プロパティ）が明確になっていることが前提となることに注意してください．仕様書に記載されていない事項は，どのようなツールを使っても，どのような言語を使ってもチェックすることは無理．不明瞭なインターフェースのプロパティを設定したところで，“ ザル ”同然のチェックしか行えません．

これはたいへん！ 導入する方はEDAツールのライセンスを気にする前に，検証対象回路のインターフェース部における信号のプロパティが明確になっているかどうかを先に確認するべきでしょう．アサーションを使えばチェックの効率は（期待どおり）格段に上がります．しかし，実際に効率を上げるためには仕様書の不明瞭な部分をなくす作業が必要です．「実践しながら習得していけばいいや」といった安易な気持ちでアサーションを使い始めると，結局，「ツールや言語が自動でフォローしてくれない」，「使いものにならない」と感じてしまいます．

ツールは神様ではありません．その恩恵を受けるには，ツールが要求する条件を整えてやらなければならないのです．では，手を抜かず，定義や設定，検証項目の洗い出しができれば短期間での導入・立ち上げを実現できるのでしょうか？ いえ，一般に導入時のリード・タイムは増えます．これまでやっていなかった（手を抜いていた）ことをやらなければならないのですから…．

## ●「Verilogベースだから簡単そう」という誤解

次に，機能カバレッジやカバレッジ・ベース検証について考えてみます．従来からいくつかの機能検証ツールや検証言語が使われていますが，最近ではSystemVerilogがこの分野に参入してきました．本誌でも特集されているので，みなさんの注目度も上がっているかもしれません．

「だって，Verilogだもん」．ええ，Verilogです．しかし，機能カバレッジの概念や手法をIEEEが決めているわけではありません．IEEEが決めているのは言語規定です．言語レベルの話であれば，過去のツールや言語も，みんな同じことを主張しています．

「機能検証は，私たちの環境ではこのように実施しています．ちなみに私たちはオブジェクト指向の概念を利用しています」．あれ？ ひいちゃいましたか？ それなら念のため，SystemVerilogのLRM（language reference manual）を参照してみてください．オブジェクト指向をサポートしていることが明記されています．

SystemVerilogの機能検証の部分（検証記述）は，これまでの検証言語や検証環境の歩みを踏襲した形で発展したものと言えます．つまり，言語うんぬんよりも，これまでLSI設計者が避けてきたオブジェクト指向などの概念の導入や理解が必要です（つまり，導入時のリード・タイムが必要）．少なくとも「Verilogだから簡単そう」というのは誤解なのです．

**＜筆者プロフィール＞**
**渋谷康洋．1987年，タイトー入社，中央研究所に配属．業務用ゲーム・ハードウェアを支えた10年．1996年，リアルビジョン勤務．3D-ASICを支えた3年．Palo Altoの3Dベンチャの解散を受けて，2000年からLSIシステムズに勤務．受託設計やSpecman Eliteを5年間支え，現在，EDA屋（日本ケイデンス・デザイン・システムズ社 勤務）としてみなさんを支える立場に．**